搜索资源列表
para_serial
- FPGA内NIOSII核的并口，串口的初始化及其开发-NIOSII nuclear FPGA within the parallel port, serial port initialization and Development
FPGAEPP.files
- USB、串口、并口是PC机和外设进行通讯的常用接口，但对于数据量大的图像来说，若利用串行RS-232协议进行数据采集，速度不能达到图像数据采集所需的要求；而用USB进行数据采集，虽能满足所需速度，但要求外设必须支持USB协议，而USB协议与常用工程软件的接口还不普及，给使用带来困难。有些用户为了利用标准并行口(SPP)进行数据采集，但SPP协议的150kb/s传输率对于图像数据采集，同样显得太低。因此,为了采集数据量大的图像数据,本文采用了具有较高传输速率的增强型并行口协议(EPP)和FPGA，
UART_ise7_bak
- 用FPGA 实现全双工异步串口（UART），与PC 机通信。1 位起始位；8 位数据位；一个停止位；无校验位；波特率为2400、4800、9600、11520 任选或可变（可用按键控制波特率模式）。-using FPGA full-duplex asynchronous serial port (UART), and PC communication. An initiation; 8 data spaces; One-stop; No Parity; Baud Rate for 2400,48
PC_WR_EEPROM
- 利用altera公司的FPGA使用verilog语言实现对EEPROM的读和写的功能 利用串口发送数据-Altera FPGA verilog language to achieve the serial port to send data to the EEPROM read and write
lab5
- 串口控制器，基于vivado软件下开发，包含代码及管脚分配文件(Serial port controller)
FPGA_UART
- 代码已通过实验测试，实现串口助手在线调试(The serial debug of the serial port of UART is realized through FPGA. The result is very successful after testing.)
verilog串口通信程序
- 串口通信程序，用于fpga的串口收发，并讲解了串口通信原理。(Serial communication program is used to receive and transmit the serial port of FPGA, and the principle of serial communication is explained.)
No.201710061347=UART_Verilog
- 1.硬件平台： FPGA； 2.编程语言： Verilog； 3.串口通信RS232的Verilog实现版本；(1. hardware platform: FPGA; 2. programming language: Verilog; The Verilog implementation version of 3. serial port communication RS232;)
MPU6050
- FPGA 控制MPU6050陀螺仪传感器，通过串口把数据打印出来(FPGA controls the MPU6050 gyroscope sensor and prints out the data through the serial port)
uart_test
- 基于FPGA的串口设计，入门资料 经典(Serial port design based on FPGA, introductory information)
UartRecv
- 利用FPGA实现简单的串口接收驱动程序，actel。(Using FPGA to implement a simple serial port receiver driver, Actel)
FPAG UART Verilog
- FPGA实现URAT，实现异步串口收发控制(FPGA implements URAT to realize asynchronous serial port and transceiver control)
test_ad_in
- 通过信号源给AD9220传输数据，并通过uart串口在PC上显示输入的数据(he data is transmitted to the AD9220 through the signal source, and the input data is displayed on the PC through the UART serial port.)
A4_Mod_Top
- 多终端点歌系统实验，我们可以使用串口外设发送0~9这10个数字控制蜂鸣器发出不同的音调，可以使用PS/2外设发送0~9这10个数字控制蜂鸣器发出不同的音调，还可以使用红外外设发送0~9这10个数字控制蜂鸣器发出不同的音调。(Multi terminal point song system experiment, we can use the serial port peripherals to send 0~9 10 numbers to control the buzzer to send d
A4_Uart_Top
- 串口外设实验，利用电脑串口调试工具发送0~9这10个数字到开发板，然后开发板根据这10个不同的数字来操控蜂鸣器发出不同的音调。(Serial port peripherals experiment, use the computer serial debugging tool to send the 0~9 10 numbers to the development board, and then the development board controls the buzzer to make
uart
- 此上传文件实现的功能就是FPGA里实现从PC接收数据，然后把接收到的数据发回去。 使用的是串口UART协议进行收发数据。(The function of this upload file is to receive data from PC in FPGA and send back the received data.The serial port UART protocol is used to receive and receive data.)
28_ad9226_test
- 此程序完成了的双路数据的采集，通过ad模块将模拟数据转化为12位数字信号，并通过串口发送在pc端的串口助手中显示(This program has completed the acquisition of dual data. Through the ad module, the analog data is converted into 12 bit digital signals and is sent to the serial port assistant at the PC side
sobel
- 由Verilog编写在FPGA实现sobel算法应用于图像边缘检测，工程文件可在quartus13.1以上版本打开；工程使用到ram、fifo、pll三种ip核，design文件夹下包含ram、fifo、vga控制以及串口收发和sobel算法模块，sim和doc文件夹下分别包含modelsim的仿真模块和仿真结果；测试时将200*200分辨率的图片用matlab文件夹下的matlab脚本压缩、二值化，再将生成文件中数据用串口发给FPGA，边缘检测结果会通过VGA输出。(Written by Ve
sci_host
- fpga实现高速多路同步串口，接收发送模块(Implementation of high-speed multi-channel synchronous serial port by FPGA)
串口电压表VHDL
- 使用 AD 转换器 TLV1570，将 0－2.5V 的电压转换成 10 位二进制结果，再将 10 位二进制结果转换成 4 位 BCD 码 （整数部分 1 位，小数部分 3 位），并通过 UART 串口将数据送上位机 （电脑）进制显示(Serial port voltmeter)